带有 NAND 门的半加器
在数字电子技术中，有不同类型的逻辑电路用于执行不同类型的算术运算。其中之一就是加法器。加法器(或二进制加法器)是一种组合逻辑电路，可执行两个或多个二进制数的加法并给出输出和。有两种类型的加法器，即半加器和全加器。
由于加法器是逻辑电路，因此它们是使用不同类型的数字逻辑门实现的，例如或门、与门、非门、与非门等。在这里，我们将讨论使用与非门实现半加器。但在此之前，让我们先了解一下半加器的基础知识。
什么是半加器?
用于将两个二进制数字相加的组合逻辑电路称为半加器。半加器提供输出以及进位值(如果有)。半加器电路由一个 EX-OR 门和一个 AND 门 连接而成。它有两个输入端和两个输出端，用于求和和进位。半加器的框图和电路图如图 1 所示。
在半加器的框图中，A 和 B 是输入变量，S 是输出和位，C 是输出进位位。
半加器的真值表
以下是半加器的真值表 −
| 输入 | 输出 | ||
|---|---|---|---|
| A | B | S (Sum) | C (Carry) |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
从半加器的真值表中，我们可以找到和 (S) 和进位 (C) 位的输出方程。这些输出方程如下所示 −
半加器的和 (S) 为，
$$\mathrm{Sum,\, S=AB'+A'B }$$
半加器的进位 (C) 为，
$$\mathrm{Carry,\, C=A\cdot B }$$
带有 NAND 门的半加器
我们可以使用 NAND 门实现半加器电路。NAND 门基本上是一种通用门，即它可以用于设计任何数字电路。图 2 显示了带有 NAND 门的半加器的实现。
从带有 NAND 门的半加器电路可以看出，设计半加器电路至少需要 5 个 NAND 门。
在这里，我们可以看到第一个 NAND 门接受输入位 A 和 B。第一个 NAND 门的输出再次作为 3 个 NAND 门的输入与原始输入一起给出。在三个 NAND 门中，2 个 NAND 门产生的输出再次作为连接到电路末端的 NAND 门的输入给出。
电路末端的这个 NAND 门给出和位 (S)。在第二阶段的三个 NAND 门中，第三个 NAND 门生成进位 (C)。
借助以下公式可以更清楚地理解带有 NAND 门的半加器电路的运行 −
$$\mathrm{Sum,\, S=((A \cdot (AB)')' \cdot (B \cdot (AB)')')'}$$
$$\mathrm{\Rightarrow Sum,\, S=((A \cdot (AB)')')' + ((B \cdot (AB)')')'}$$
$$\mathrm{\Rightarrow Sum,\, S=A \cdot (AB)' + B \cdot (AB)'}$$
$$\mathrm{\Rightarrow Sum,\, S=A \cdot (A'+B') + B \cdot (A'+B')}$$
$$\mathrm{\Rightarrow Sum,\, S=AA'+AB'+A'B+BB'}$$
$$\mathrm{ herefore Sum,\, S=AB'+A'B=A\oplus B}$$
类似地，进位位(C)由下式给出:
$$\mathrm{Carry,\, C=((AB)')'=AB}$$
因此，通过这种方式，我们也可以在NAND逻辑中实现半加器。
